Категория
Информатика
Тип
реферат
Страницы
2 стр.
Дата
16.11.2009
Формат файла
.rtf — Rich Text Format (Wordpad)
Архив
20918.zip — 3.24 kb
  • proektirovanie-vysokovoltnogo-stabilizatora_20918_1.rtf — 10.33 Kb
  • Readme_docus.me.txt — 125 Bytes
Рейтинг
10  из 10
Оценок
1
Оцените работу
Хорошо  или  Плохо


Текст работы

Проектирование высоковольтного стабилизатора SDL SDL
Проектирование высоковольтного стабилизатора
При построении высоковольтных стабилизаторов (Uвых > З0 В) целесообразно
использовать схемы высоковольтных усилителей. На рис. 7.6 показана схема
высоковольтного стабилизатора, где ОУ “взвешен” относительно входа эмиттерного
повторителя, построенного на транзисторе V3. Характерной особенностью схемы
является наличие как ООС, так и ПОС в усилителе. В момент включения питания цепь
ООС выключена (стабилитрон VI заперт), вследствие чего выходное напряжение
нарастает релаксационно до уровня, при котором происходит пробой стабилитрона
VI. Уровень выходного стабилизированного напряжения определяется из условия
равенства напряжений на резисторах R1 и R5, т. е.
отсюда
Рисунок 1. Схема высоковольтного стабилизатора.
Из показанной схемы видно, что независимо от уровня выходного напряжения
разность потенциалов между инвертирующим входом и выходом ОУ равна UV1, разность
потенциалов между выходом ОУ и клеммой питания ОУ не превышает UV4, потенциал
неинвертирующего входа ОУ примерно равен потенциалу инвертирующего входа ОУ, т.
е. все напряжения между электродами ОУ не превышают допустимой величины
. В
динамике потенциал неинвертирующего входа ОУ может существенно отличаться от
потенциала инвертирующего входа ОУ в связи с низким быстродействием усилителя.
Поэтому между входами ОУ целесообразно включить диод, защищающий ОУ от опасных
напряжений.
Листинг программы
Uses crt;
Var
R1,R2,Uv1,Ep,U0:real;
Function U_exit:real;
begin
U_exit:=Uv1*(1+R1/R2)
end
begin
Repeat



Ваше мнение



CAPTCHA