Категория
Информатика
Тип
реферат
Страницы
11 стр.
Дата
07.03.2013
Формат файла
.doc — Microsoft Word
Архив
174794.zip — 83.3 kb
  • testirovanie-i-verifikacija-hdl-modelej-komponentov-soc_174794_1.doc — 133 Kb
  • Readme_docus.me.txt — 125 Bytes
Оцените работу
Хорошо  или  Плохо


Текст работы

ТЕСТИРОВАНИЕ И
ВЕРИФИКАЦИЯ HDL-МОДЕЛЕЙ КОМПОНЕНТОВ SOC


1. Анализ тестопригодности графа управления

Учитывая, что автоматная модель программного продукта
представлена взаимодействием операционного и управляющего автомат, рис. 1, то
наряду с моделированием транзакционного графа, необходимо иметь возможность
анализировать тестопригодность граф-схемы алгоритма управления (ГСА).

Рис. 1. Автоматная модель HDL-программы

Предлагается ГСА представить в виде содержательного графа
управления (СГУ), который является подобным транзакционному графу. Здесь
вершины есть операции программного кода, а дуги представляют условия перехода
из одной вершины в другую для выполнения команды, обозначенной вершиной-стоком.

Следовательно, для СГУ можно использовать процедуры,
ранее разработанные для подсчета критериев тестопригодности транзакционного
графа в части управляемости и наблюдаемости. Примером содержательного графа
может служить рис. 2, имеющий 6 вершин и 9 дуг.

Рис. 2. Содержательный граф HDL-программы

Подсчет управляемостей графа, представленного на рис. 2,
имеет следующий вид:

Подсчет наблюдаемостей графа, представленного на рис. 2,
содержит следующие выражения:



Ваше мнение



CAPTCHA